Cooper Lake
Production | 18 juin 2020 |
---|---|
Concepteur | Intel |
Fabricant | Intel |
Fréquence | 4,3 GHz |
---|
Niveau 1 | 64 ko par coeur (32 ko instructions + 32 ko données) |
---|---|
Niveau 2 | 1 Mo par coeur |
Niveau 3 | Jusqu'à 38,5 Mo (1,375 Mo/coeur) |
Finesse de gravure | Transistors Tri-Gate 14 nm |
---|---|
Cœur | 16-28 |
Socket(s) | LGA 4189 |
Architecture | x86-64 |
---|---|
Extensions | MMX, SSE, SSE2, SSE3, SSSE3, SSE4, SSE4.1, SSE4.2, AVX, AVX2, FMA3, AVX-512, bfloat16, AES-NI, CLMUL, RDRAND, TXT (en), FSGSBASE (en), MOVBE, F16C, BMI, BMI2, RDSEED (en), ADCX, PREFETCHW (en), CLFLUSHOPT, XSAVE, MPX (en), TSX (en), VT-x, VT-d |
Micro-architecture | Skylake |
Marques | Xeon |
---|
Cascade Lake Même génération :
Ice Lake-SP (10 nm, pour systèmes 1S et 2S)
Génération suivante :
Sapphire Rapids (en)
modifier
Cooper Lake est le nom de code d’Intel pour la troisième génération de ses processeurs Xeon Scalable, développés pour succéder à Cascade Lake-SP. Les processeurs Cooper Lake sont destinés aux segments 4S et 8S du marché des serveurs ; Ice Lake-SP dessert les segments 1S et 2S[1],[2],[3].
Fonctionnalités
Cooper Lake a été lancé le 18 juin 2020 et comporte jusqu’à 28 cœurs[4]. Mis à part quelques modifications microarchitecturales, la microarchitecture de Cooper Lake est pratiquement identique à celle de Skylake[5]. Cooper Lake prend en charge une mémoire plus rapide (DDR4-3200 par rapport DDR4-2933), la mémoire Optane de deuxième génération et le double de liaisons UPI par rapport à Cascade Lake[1]. Cooper Lake est le premier processeur x86 à prendre en charge le nouveau jeu d’instructions bfloat16
dans le cadre de Deep Learning Boost (en) (DPL) d’Intel.
Améliorations
- Nouveau jeu d'instructions
bfloat16
- Prise en charge d’un maximum de 12 modules DIMM de mémoire DDR4 par socket de processeur
- Xeon Platinum prend en charge jusqu’à huit sockets ; Xeon Gold prend en charge jusqu’à quatre sockets ; Les Xeon Silver et Bronze prennent en charge jusqu’à deux sockets
- Mémoire :
- -H : jusqu’à 1,12 To de DDR4 par socket
- -HL : prise en charge d’un grand niveau de mémoire DDR (jusqu’à 4,5 To)[6]
Références
- ↑ a et b (en-US) « Intel Launches Cooper Lake With New AI, Increased Bandwidth, 2nd Gen Optane – ExtremeTech », sur www.extremetech.com (consulté le )
- ↑ (en-US) Anton Shilov et Ian Cutress, « Intel Server Roadmap: 14nm Cooper Lake in 2019, 10nm Ice Lake in 2020 » (consulté le )
- ↑ (en-US) servethehome, « Intel Cooper Lake Rationalized Still Launching 1H 2020 », sur ServeTheHome, (consulté le )
- ↑ (en-US) Dr Ian Cutress, « Intel Launches Cooper Lake: 3rd Generation Xeon Scalable for 4P/8P Servers », sur www.anandtech.com (consulté le )
- ↑ (en-US) Timothy Prickett Morgan, « Taking A Deep Dive Into "Cooper Lake" Xeon SP Processors », sur The Next Platform, (consulté le )
- ↑ (en-US) Dr Ian Cutress, « Intel Launches Cooper Lake: 3rd Generation Xeon Scalable for 4P/8P Servers », AnandTech, (consulté le )
v · m | |||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Abandonnés |
| ||||||||||||||||||
Actuels |
| ||||||||||||||||||
Microarchitectures |
| ||||||||||||||||||
- Portail de l’informatique